在7月18日的EDA分论坛上，西门子EDA客户技术经理李一凡，芯来科技建模工程师徐子泰，晶心科技软件工程师颜敬哲，思尔芯软件工程师杨德豪，新思科技应用工程师范宇杰，Breker Verification System创始人,CTO ,Adnan Hamid，中国科学院计算所副研究员解壁伟，等诸多业界杰出的工程师，分别从RISC-V系统设计的高效调试，加速RISC-V系统设计仿真优化、验证等环节，探索了开源EDA与RISC-V芯片设计的创新探索。

随着RISC-V架构的普及，基于RISC-V的系统越来越复杂，传统的调试方法面临着效率低下和成本高昂的问题，尤其是在涉及复杂芯片设计如2.5D/3D芯片、芯片集成以及难以检测的“海森BUG”和数据损坏问题。为了解决这些挑战，西门子EDA客户技术经理李一凡介绍，公司推出了Tessent UltraSight-V，一款专为RISC-V系统设计的高效调试与追踪解决方案。

Tessent UltraSight-V提供了全面的端到端调试与追踪功能。它通过硬件IP模块，如处理器分析模块和增强型追踪编码器，提供高效的调试和追踪支持，能够应对RISC-V系统中的复杂性。其支持多种通信接口（如USB、JTAG、AXI），并且可与主流开发环境（如GDB、VS Code）兼容，极大提高了调试效率。